AD PCB設(shè)計(jì)設(shè)置工程選項(xiàng)

 

工程選項(xiàng)包括了：error checking parametersError Reporting，a connectivity Connectivity matrixMatrix，Class Generator，the Comparator setup，ECO generationGeneration，output paths and netlist optionsOptions（輸出路徑和網(wǎng)表），Multi-Channel naming formats，Default Print setups，Search Paths以及任何用戶想制定的工程元素。當(dāng)編譯工程的時(shí)候，Altium Designer將會(huì)用到這些設(shè)置。

圖9工程選項(xiàng)的設(shè)置
 

當(dāng)編譯一個(gè)工程時(shí)，將用到電氣完整性規(guī)則來(lái)校正設(shè)計(jì)。當(dāng)沒(méi)有錯(cuò)誤的時(shí)候，重編譯的原理圖設(shè)計(jì)將被裝載進(jìn)目標(biāo)文件。例如通過(guò)生成ECOs來(lái)產(chǎn)生PCB文件。工程允許比對(duì)源文件和目標(biāo)文件之間存在的差異，并同步更新兩個(gè)文件。

所有與工程相關(guān)的操作，都可在Project對(duì)話框的Options（Project>>Project Options）里設(shè)置，如錯(cuò)誤檢查，文件對(duì)比，ECO generation。具體請(qǐng)參看圖9。

工程輸出，例如裝配輸出和報(bào)告可以在File菜單選項(xiàng)中設(shè)置。用戶也可以在Job Options文件（File>>New>>Output Job File）中設(shè)置Job選項(xiàng)。更多關(guān)于工程輸出的設(shè)置如下所示。

選擇Project>>Project Options，某個(gè)工程的選項(xiàng)對(duì)話框便會(huì)打開(kāi)

在這個(gè)對(duì)話框中可以設(shè)置任意一個(gè)與工程相關(guān)的選項(xiàng)。如圖所示為怎樣改變Error Reporting 中各項(xiàng)的報(bào)告方式。

 

檢查原理圖的電氣屬性

在Altium Designer中原理圖圖表不僅僅是簡(jiǎn)單的圖，它包括了電路的電氣連接信息。用戶可以運(yùn)用這些連接信息來(lái)校正自己的設(shè)計(jì)。當(dāng)編譯工程時(shí)，Altium Designer將根據(jù)所有對(duì)話框中用戶所設(shè)置的規(guī)則來(lái)檢查錯(cuò)誤。

 

設(shè)置Error Reporting

Error Reporting 用于設(shè)置設(shè)計(jì)草圖檢查。Report Mode設(shè)置當(dāng)前選項(xiàng)提示的錯(cuò)誤級(jí)別。級(jí)別分為No Report， Warning， Error， Fatal Error，點(diǎn)擊下拉框選擇即可，如上圖所示。

 

設(shè)置Connection Matrix

Connection Matrix界面顯示了運(yùn)行錯(cuò)誤報(bào)告時(shí)需要設(shè)置的電氣連接，如各個(gè)引腳之間的連接，可以設(shè)置為四種允許類型。如圖所示的矩陣給出了一個(gè)原理圖中不同類型連接點(diǎn)的圖形的描繪，并顯示了他們之間的連接是否設(shè)置為允許。

如圖10中所示的矩陣圖表，先找出Output Pin，在Output Pin那行中找到Open Collector Pin列，行列相交的小方塊呈橘黃色，這說(shuō)明在編譯工程時(shí)，Output Pin與Open Collector Pin相連接會(huì)是產(chǎn)生錯(cuò)誤的條件。

圖10 設(shè)置Connection Matrix
 

用戶可以根據(jù)自己的要求設(shè)置任意一個(gè)類型的錯(cuò)誤等級(jí)，從no report到fatal error均可。右鍵可以通過(guò)菜單選項(xiàng)控制整個(gè)矩陣。

改變Connection Matrix的設(shè)置

點(diǎn)擊Connection Matrix界面

點(diǎn)擊兩種連接類型的交點(diǎn)位置，例如Output Sheet Entry 和 Open Collector Pin的交點(diǎn)位置。

點(diǎn)擊直到改變錯(cuò)誤等級(jí)。

 

設(shè)置Comparator

Comparator界面用于設(shè)置工程編譯時(shí)，文件之間的差異是被報(bào)告還是被忽略。選擇的時(shí)候請(qǐng)注意選擇，不要選擇了臨近的選項(xiàng)，例如不要將Extra Component Classes選擇成了Extra Component。

圖11 設(shè)置Comparator 
 

點(diǎn)擊comparator界面，在Asscoiated with Component部分找到Changed Room Definitions，Extra Room Definitions和Extra Component Classes選項(xiàng)。

將上述選項(xiàng)的方式通過(guò)下拉菜單設(shè)置為Ignore Differences，如圖11所示。

現(xiàn)在用戶便可以開(kāi)始編譯工程并檢查所有錯(cuò)誤了。

 

AD PCB設(shè)計(jì)編譯工程

 

編譯工程可以檢查設(shè)計(jì)文件中的設(shè)計(jì)草圖和電氣規(guī)則的錯(cuò)誤，并提供給用戶一個(gè)排除錯(cuò)誤的環(huán)境。我們已經(jīng)在Project對(duì)話框中設(shè)置了Error Checking和Connection Matrix選項(xiàng)。

要編譯多頻振蕩器工程，只需選擇Project>>Compile PCB Project。

當(dāng)工程被編譯后，任何錯(cuò)誤都將顯示在Messages上，點(diǎn)擊Messages來(lái)查看錯(cuò)誤（View>>Workspace Panels>>System>>Messages）。工程已經(jīng)編譯完后的文件，在Navigator面板中將和可瀏覽的平衡層次（flattened hierarchy），元器件，網(wǎng)絡(luò)表和連接模型一起，被將列出所有對(duì)象的連接關(guān)系在Navigator中。
 

如果電路設(shè)計(jì)的完全正確，Messages中不會(huì)顯示任何錯(cuò)誤。如果報(bào)告中顯示有錯(cuò)誤，則需要檢查電路并糾正確保所有的連線都是正確的。

現(xiàn)在故意在電路中引入一個(gè)錯(cuò)誤，再編譯一次工程。
 

在設(shè)計(jì)窗口的頂部點(diǎn)擊激活Multivibrator.SchDoc。

選中R1和Q1的B極之間的連線，點(diǎn)擊DELETE鍵刪除此線。

再一次編譯工程（Project>>Compile PCB Project）來(lái)檢查錯(cuò)誤。

Messages中顯示警告信息，提示用戶電路中存在未連接的引腳。如果Messages窗口沒(méi)有彈出，選擇View>>Workspace Panels>>System>>Messages。

雙擊Messages中的錯(cuò)誤或者警告，編譯錯(cuò)誤窗口會(huì)顯示錯(cuò)誤的詳細(xì)信息。從這個(gè)窗口，用戶可以點(diǎn)擊錯(cuò)誤直接跳轉(zhuǎn)到原理圖相應(yīng)的位置去檢查或者改正錯(cuò)誤。
 

下面將修正上文所述的原理圖中的錯(cuò)誤：

1. 點(diǎn)擊激活Multivibrator.SchDoc。

2. 在菜單中選擇Edit>>Undo，或者使用快捷鍵Ctrl+Z，原先被刪除的線將恢復(fù)原狀。

3. 檢查Undo操作是否成功，重新編譯工程（Project>>Compile PCB Project）來(lái)檢查錯(cuò)誤。這時(shí)Messages中便會(huì)顯示沒(méi)有錯(cuò)誤。

4. 在菜單中選擇View>>Fit All Objects，或者使用快捷鍵V，F(xiàn)，來(lái)恢復(fù)原理圖預(yù)覽并保存沒(méi)有錯(cuò)誤的原理圖。

5. 保存工程文件。

現(xiàn)在已經(jīng)完成了設(shè)計(jì)并且檢查過(guò)了原理圖，可以開(kāi)始創(chuàng)建PCB了。